Цифровая электроника

Цифровые компараторы

Цифровой компаратор предназначен для сравнения двух n-разрядных двоичных чисел A={a₁, a₂, …, a_n} и B={b₁, b₂, …, b_n}. В результате сравнения требуется установить либо факт равенства А=В для всех i в диапазоне от 1 до n, т.е. a_i=b_i, либо факт неравенства , если хотя бы в одном разряде . Факт равенства отдельных разрядов определим функцией y_i, заданной следующей таблицей истинности:

Определим ФАЛ для y_i, соответствующую приведенной таблице истинности

.

Синтезированная структурная схема в соответствии с формулой для y_i имеет вид, изображенный на рис. 4.18.

Рис. 4.18. Структурная схема устройства сравнения одноразрядных кодов.

Проинвертируем функцию y_i и преобразуем ее, используя законы отрицания алгебры логики: ,

,

или

,

т.е. окончательно имеем инверсию функции Исключающее ИЛИ.

Для перехода от равенства отдельных разрядов к функции равенства Y всего кода необходимо установить факт наличия логических единиц во всех n разрядах. Это осуществляется схемой И на n входов (рис. 4.19). ФАЛ для функции Y имеет вид

.

Рис. 4.19.Структурная схема компаратора двух четырехразрядных чисел.

Выпускаемые промышленностью цифровые компараторы устанавливают обычно не просто факт равенства или неравенства чисел А и В, но и определяют большее из них, т.е. устанавливают следующие соотношения чисел А и В: A>B, A<B, A=B.

Контрольные вопросы.

1. Сформулируйте особенность переходной характеристики цифрового триггера Шмитта.

2. Как можно увеличить количество входов при использовании микросхем базовых логических элементов И-НЕ и ИЛИ-НЕ, количество  входов которых недостаточно?

3. Что такое высокоимпедансное состояние?

4. Перечислите основные этапы синтеза КЦУ и выполните этот синтез в базисе И-НЕ для реализации ФАЛ .

5. Изобразите схему последовательного четырехразрядного двоичного сумматора, используя одноразрядные полные сумматоры с прямыми входами А и В, прямым входом переноса Р_-1 из предыдущего разряда и инверсным выходом переноса Р в старший разряд.

6. В чем заключается особенность построения параллельных сумматоров?

7. Каковы преимущества и недостатки линейного и пирамидального дешифраторов?

8. Составьте таблицу истинности и структурную схему для четырехвходового шифратора.

9. Как реализовать схемы мультиплексора «из 8 в 1» и демультиплексора «из 1 в 8» на базе дешифратора?

10. Каким образом реализуется функция равенства значений одного разряда в цифровых компараторах?